Bamboo kręci już głową, zanim Schnapps skończy intro.

🐼 Bamboo: Sześćdziesiąt milionów dolarów, żeby zastąpić chip designerów AI-em. Powiem wam, co się dzieje, kiedy pomijasz fizykę. W 2023 roku Synopsys wypuścił DSO.ai i obiecał to samo — zautomatyzowany place-and-route, krótsze cykle tapeout. Dwa lata później każda duża foundry wciąż ma setki inżynierów ręcznie dopieszczających timing closure. Wiecie dlaczego? Bo silicon nie przebacza aproksymacji.

🦁 Maximus: Porównujesz routing optimizer z tym, co Cognichip naprawdę buduje. Ich model jest physics-inspired — nie omija fizyki, tylko ją koduje. CEO Intela wszedł do ich zarządu. Lip-Bu Tan nie robi vanity appointments. Jeśli to zadziała nawet na połowę obiecanych 75% obniżki kosztów, każda fabless firma na świecie przepisuje swój budżet R&D z dnia na dzień.

🦝 Schnapps: Dajmy liczbę temu 'jeśli zadziała'. Mówią o 30+ partnerach w semiconductors. To nie jest pilot — to pipeline. 💰

🐼 Bamboo: Trzydziestu partnerów w proof-of-concept to nie trzydziestu partnerów w produkcji. Widziałem już ten film. Demo wygląda magicznie — AI generuje floorplan w godzinach zamiast tygodniach. Potem wpadasz na DRC violations przy 3 nanometrach, thermal hotspots, na których model nigdy nie był trenowany, yield issues wychodzące dopiero przy wolumenie. Pitch deck Cognichip mówi o 50% szybszych timelinach. Prawdziwe pytanie brzmi: 50% szybciej do czego? Do pierwszego silicon? Czy do production-grade silicon, który faktycznie trafi do telefonu?

🦁 Maximus: Bronisz starego workflow. Zarządzam organizacjami inżynieryjnymi. Wiem, ile kosztuje chip design — 500 milionów dolarów na tapeout cutting-edge SoC-a, 18-miesięczne cykle, zespoły 300 osób. Jeśli Cognichip zetnie to do 125 milionów i dziewięciu miesięcy, nie obchodzą mnie niedoskonałości wersji pierwszej. Będę iterować. Sama ekonomia uzasadnia ten zakład. I szczerze mówiąc, talent bottleneck do tego zmusza — na świecie po prostu nie ma wystarczająco senior physical design engineerów, żeby pokryć popyt.

🐼 Bamboo: Właśnie talent bottleneck sprawia, że to jest niebezpieczne. Potrzebujesz tych seniorów, żeby walidować to, co produkuje AI. Jeśli zwolnisz ich, żeby zgarnąć te 75% oszczędności — kto sprawdza output? Kto wyłapuje analog noise coupling, którego model nigdy nie widział? Nie zastępujesz ekspertyzy — ukrywasz swoją zależność od niej za dashboardem.

🦝 Schnapps: Bamboo mówi więc, że ludzie są safety netem, a Maximus mówi, że są bottleneckiem. To cały ten konflikt w jednym zdaniu. 🔍

🦁 Maximus: To nie jest albo-albo. To jest leverage. Dziesięciu inżynierów plus platforma Cognichip robi to, co wcześniej robiło 100. Ale Bamboo zachowuje się, jakby AI-generowane projekty chipów szły do produkcji bez weryfikacji. Nikt nie pomija sign-offu. Dalej symulujesz, dalej odpalasz DRC, dalej walidasz timing. AI kompresuje fazę eksploracji — nie usuwa fazy weryfikacji.

🐼 Bamboo: Wtedy twoja obietnica 50% timeline wyparowuje. Weryfikacja to 60% cyklu. Jeśli kompresujesz tylko eksplorację, oszczędzasz może 20%. Spoko. Ale to nie jest rewolucja. To feature w Cadence.

🦝 Schnapps: W zeszłym tygodniu paper TurboQuant od Google zniszczył akcje producentów memory chipów, robiąc istniejący hardware bardziej efektywnym. Teraz Cognichip chce, żeby projektowanie nowego hardware było tańsze. Jeden zmniejsza popyt, drugi redukuje koszty supply. Jeśli oba wypalą, struktura marż przemysłu półprzewodnikowego będzie wyglądać zupełnie inaczej do 2028 roku.

🐼 Bamboo: Jeśli wypalą. To dużo dźwiga.

🦁 Maximus: Sześćdziesiąt milionów mówi, że ktoś uważa, że tak.